AM2634-Q1 MCU Microcontroller Unit Lock Step Capability

AM2634-Q1

แกนประมวลผล:

• Arm Cortex-R5F MCU แบบ Single, dual และ quad-core โดยแต่ละคอร์ทำงานสูงสุด 400 MHz
  • 16KB I-cache พร้อม ECC 64 บิตต่อคอร์ CPU
  • 16KB D-cache พร้อม ECC 32 บิตต่อคอร์ CPU
  • 64KB Tightly-Coupled Memory (TCM) พร้อม ECC 32 บิตต่อแกน R5F แต่ละคอร์
  • ความสามารถในการล็อคขั้นตอน

ระบบย่อยหน่วยความจำ:

• 2MB ของ RAM บนชิป (OCSRAM)
  • 4 ธนาคาร x 512KB
  • การป้องกันข้อผิดพลาด ECC
  • รองรับเอ็นจิ้น DMA ภายใน

การเชื่อมต่อทางอุตสาหกรรม:

• หน่วยเรียลไทม์แบบตั้งโปรแกรมได้แบบดูอัลคอร์และระบบย่อยการสื่อสารทางอุตสาหกรรม (PRU_ICSSM) เปิดใช้งานโปรโตคอลการสื่อสารทางอุตสาหกรรมหรืออินเทอร์เฟซการควบคุมมอเตอร์:
  • EtherCAT
  • PROFINET
  • อีเธอร์เน็ต/IP™
  • IO-Link
  • คำติชมของตัวเข้ารหัส
  • วัตถุประสงค์ทั่วไปอินพุต/เอาท์พุต (GPIO)

การตรวจจับและการกระตุ้น:

• ระบบย่อยการควบคุมตามเวลาจริง (CONTROLSS)
• เครื่องเปรียบเทียบอนาล็อก 20x พร้อมการอ้างอิง DAC ที่ตั้งโปรแกรมได้ (CMPSS)
• 5x 12 บิตต่อเนื่องโดยประมาณ Register (SAR) ตัวแปลงอนาล็อกเป็นดิจิตอล (ADC)
  • สูงสุด 4 MSPS ต่อ ADC
  • 6 อินพุตที่เลือกได้ต่อ ADC
  • กำหนดค่าเป็นอินพุตแบบปลายเดียวหรือแบบดิฟเฟอเรนเชียลได้
• 1x DAC 12 บิตพร้อมเอาต์พุตบัฟเฟอร์
• โมดูล PWM ความละเอียดสูงที่ปรับปรุงแล้ว 32x (EHRPWM)
  • ขยายความละเอียดเวลาของ PWM เมื่อเทียบกับ EPWM
  • รองรับ single-ended หรือ differential outputs
• โมดูลจับภาพที่ปรับปรุงแล้ว 10x (ECAP)
• โมดูลพัลส์ตัวเข้ารหัสพื้นที่สี่เหลี่ยมจัตุรัสที่ปรับปรุงแล้ว 3 เท่า (EQEP)
• 2x Sigma-Delta Filter Modules (SDFM) แต่ละตัวรองรับได้ถึง 4 ช่อง
• คานสัญญาณมัลติเพล็กซ์แบบยืดหยุ่น (XBAR)

บริการและสถาปัตยกรรมระบบบนชิป (SoC):

• 1x EDMA เพื่อรองรับฟังก์ชันการเคลื่อนย้ายข้อมูล
• โมดูลการสื่อสารระหว่างโปรเซสเซอร์
  • โมดูล SPINLOCK สำหรับการซิงโครไนซ์กระบวนการที่ทำงานบนหลายคอร์
  • ฟังก์ชัน MAILBOX ดำเนินการผ่านการลงทะเบียน CTRLMMR
• รองรับการบู๊ตหลักจากอินเทอร์เฟซต่อไปนี้:
  • UART
  • QSPI NOR แฟลช
• รองรับการซิงค์เวลาด้วยการซิงค์เวลาและเปรียบเทียบเราเตอร์ขัดจังหวะเหตุการณ์

ความปลอดภัยในการทำงาน:

• ช่วยให้สามารถออกแบบระบบที่มีข้อกำหนดด้านความปลอดภัยในการใช้งานได้
  • ECC หรือความเท่าเทียมกันในความทรงจำที่สำคัญในการคำนวณ
  • การทดสอบตัวเองในตัว (BIST) และการฉีดข้อผิดพลาดสำหรับ CPU และ RAM บนชิป
  • โมดูลสัญญาณข้อผิดพลาด (ESM) พร้อมพินข้อผิดพลาด
  • การวินิจฉัยความปลอดภัยรันไทม์ การตรวจสอบแรงดันไฟฟ้า อุณหภูมิ และนาฬิกา ตัวจับเวลาจ้องจับผิดแบบมีหน้าต่าง เอ็นจิ้น CRC สำหรับการตรวจสอบความสมบูรณ์ของหน่วยความจำ
• ตรงตามมาตรฐานความปลอดภัยในการทำงานเป้าหมาย [อุตสาหกรรม]
  • พัฒนาขึ้นเพื่อการใช้งานด้านความปลอดภัยในการใช้งาน
  • จะมีเอกสารประกอบเพื่อช่วยในการออกแบบระบบความปลอดภัยในการทำงาน IEC 61508
  • ความสามารถอย่างเป็นระบบถึงเป้าหมาย SIL-3
  • ความสมบูรณ์ของฮาร์ดแวร์สูงสุด SIL-3 ที่กำหนดเป้าหมาย
  • ใบรับรองที่เกี่ยวข้องกับความปลอดภัย
    • IEC 61508 ที่วางแผนไว้
• ตรงตามมาตรฐานความปลอดภัยในการทำงานเป้าหมาย [ยานยนต์]
  • พัฒนาขึ้นเพื่อการใช้งานด้านความปลอดภัยในการใช้งาน
  • จะมีเอกสารประกอบเพื่อช่วยในการออกแบบระบบความปลอดภัยในการทำงาน ISO 26262
  • ความสามารถอย่างเป็นระบบถึงเป้าหมาย ASIL-D
  • ความสมบูรณ์ของฮาร์ดแวร์สูงถึง ASIL-D ที่กำหนดเป้าหมาย
  • ใบรับรองที่เกี่ยวข้องกับความปลอดภัย
    • ISO 26262 ที่วางแผนไว้
• AEC-Q100 ผ่านการรับรองสำหรับการใช้งานด้านยานยนต์

ความปลอดภัย:

• โมดูลความปลอดภัยฮาร์ดแวร์ (HSM) พร้อมรองรับ Auto SHE 1.1/EVITA
• รองรับการบู๊ตอย่างปลอดภัย
  • การปกป้องอุปกรณ์เข้าแทนที่
  • root-of-trust ที่บังคับใช้ด้วยฮาร์ดแวร์
  • บูตรับรองความถูกต้อง
  • การป้องกันการย้อนกลับ S/W
• ดีบักการรักษาความปลอดภัย
  • การดีบักของอุปกรณ์ HS อนุญาตด้วยการตรวจสอบสิทธิ์ที่เหมาะสมเท่านั้น
  • บทบัญญัติเพื่อปิดใช้งานการดีบัก
• ID อุปกรณ์และการจัดการคีย์
  • รองรับหน่วยความจำ OTP (FUSEROM) เพื่อจัดเก็บรูทคีย์และฟิลด์เปิดใช้งานการรักษาความปลอดภัยอื่น ๆ
  • แยกตัวควบคุม EFUSE และ FUSE ROMs
  • ID สาธารณะของอุปกรณ์ที่ไม่ซ้ำ
• หน่วยป้องกันหน่วยความจำ (MPU)
  • Arm® MPU อยู่ภายใน Cortex®-R5F แต่ละคอร์
  • System MPU – มีอยู่ในอินเทอร์เฟซต่างๆ ใน ​​SoC (อาจเป็นไฟร์วอลล์หรือ MPU)
    • 8-16 ภูมิภาค
    • ตั้งโปรแกรมได้ (Privilege ID, อ่าน/เขียน/แคช, ที่อยู่เริ่มต้น/สิ้นสุด, เปิดใช้งาน, ปลอดภัย/ไม่ปลอดภัย)

• การเร่งความเร็วการเข้ารหัส
  • รองรับคอร์เข้ารหัส
    • AES - ขนาดคีย์ 128/192/256 บิต
    • SHA2 - รองรับ 256/384/512 บิต
    • DRBG พร้อม Pseudo และ True Random number generator
    • PKA (ตัวเร่งคีย์สาธารณะ) เพื่อช่วยในการประมวลผล RSA/ECC
  • การสนับสนุน DMA

อินเทอร์เฟซความเร็วสูง:

• สวิตช์อีเทอร์เน็ตในตัวรองรับพอร์ตภายนอก 2 พอร์ต
  • RMII(10/100) หรือ RGMII (10/100/1000)
  • IEEE1588 (2008 Annex D, Annex E, Annex F) พร้อม 802.1AS PTP
  • ข้อ 45 การจัดการ MDIO PHY
  • ตัวแยกประเภทแพ็คเก็ตตามเอ็นจิ้น ALE ที่มีตัวแยกประเภท 512 ตัว
  • การควบคุมการไหลตามลำดับความสำคัญ
  • ขนาดแพ็คเก็ตสูงสุด 2KB
  • CPU H/W สี่ตัวขัดจังหวะ Pacing
  • IP/UDP/TCP checksum offload ในฮาร์ดแวร์

การเชื่อมต่อ:

• 6x ตัวรับส่งสัญญาณแบบอะซิงโครนัสสากล (UART)
• 5x คอนโทรลเลอร์ Serial Peripheral Interface (SPI)
• 5x พอร์ต Local Interconnect Network (LIN)
• 4x พอร์ต Inter-Integrated Circuit (I2C)
• โมดูล 4x Modular Controller Area Network (MCAN) พร้อมรองรับ CAN-FD
• 1x Quad Serial Peripheral Interface (QSPI)
• Fast Serial Interface (FSI) พร้อมแกนตัวรับ 4x และแกนตัวส่ง 4x
• พิน I/O (GPIO) วัตถุประสงค์ทั่วไปสูงสุด 140 พิน

สื่อและข้อมูลการจัดเก็บ:

• 1x การ์ดมัลติมีเดีย/Secure Digital (MMC/SD) อินเทอร์เฟซ 4 บิต
• ตัวควบคุมหน่วยความจำเอนกประสงค์ (GPMC)
  • บัสข้อมูลแบบขนาน 16 บิต
  • แอดเดรสบัส 22 บิต
  • พื้นที่หน่วยความจำแอดเดรสสูงสุด 4MB
  • Integrated Error Location Module (ELM) รองรับการตรวจสอบข้อผิดพลาด

เทคโนโลยี / แพ็คเกจ:

• เทคโนโลยี 45 นาโนเมตร
• 15 มม. x 15 มม., ระยะพิทช์ 0.8 มม., NFBGA . 324 พิน